Explicit Data Graph Execution

У этого термина существуют и другие значения, см. Edge.

EDGE (англ. explicit data graph execution, рус. выполнение заданных графов данных) — представляет собой тип архитектуры набора команд, который предназначен для повышения производительности вычислений по сравнению с обычными процессорами, такими как линейка Intel x86. EDGE объединяет множество отдельных инструкций в большую группу, известную как «гиперблок»; такие гиперблоки спроектированы так, чтобы можно было легче работать параллельно.

Описание

Параллелизм современных конструкций центральных процессоров (ЦП), как правило, начинает выходить примерно на восемь внутренних блоков и от одного до четырёх «ядер». Однако проекты EDGE предназначены для поддержки сотен внутренних блоков и соответственно предлагают скорости обработки в сотни раз выше, чем у существующих конструкций. Основное развитие концепции EDGE было проведено Техасским университетом в Остине в рамках программы DARPA «Полиморфные вычислительные архитектуры», с заявленной целью создания одночиповой конструкции ЦП с производительностью 1 TFLOPS к 2012, которая до сих пор (по состоянию на 2020 год) не реализована.[1]

Дополнительно

Архитектура WaveScalar (рус. волновой скаляр) разработки Вашингтонского университета в значительной степени похожа на EDGE, но статически не помещает инструкции в свои «волны». Вместо этого специальные инструкции (phi и rho) отмечают границы волн и позволяют планировать.[2]

Литература

  • A. Smith et al., "Compiling for EDGE Architectures", 2006 International Conference on Code Generation and Optimization, March, 2006.

Примечания

  1. "TRIPS : One Trillion Calculations per Second by 2012"  (неопр.). Дата обращения: 19 марта 2020. Архивировано 28 февраля 2021 года.
  2. "The WaveScalar ISA"  (неопр.). Дата обращения: 19 марта 2020. Архивировано 20 января 2021 года.

Ссылки

  • Compiling for EDGE Architectures Архивная копия от 11 января 2020 на Wayback Machine
Перейти к шаблону «RISC-based processor architectures»
Процессорные архитектуры на базе RISC-технологий
Перейти к шаблону «Технологии CPU»
Технологии цифровых процессоров
Архитектура
Архитектура набора команд
Машинное слово
Параллелизм
Конвейер
Уровни
Потоки
Классификация Флинна
Реализации
Компоненты
Управление питанием